Мир железа AMD, Intel и TSMC договорились о едином стандарте соединения чиплетов

Ведущие технологическое компании, включая AMD, Arm, Google, Intel, Meta, Microsoft, Qualcomm, Samsung и TSMC, объявили об образовании консорциума для совместной разработки и внедрения открытого стандарта соединения между чиплетами — Universal Chiplet Interconnect Express (UCIe). Итогом проведённой работы стала первая версия спецификации UCIe 1.0.



Цель стандарта — упростить возможность создания многочиплетных микросхем с использованием полупроводниковых кристаллов разных производителей. В спецификации UCIe 1.0 на физическом и логическом уровнях стандартизированы межчиплетные соединения и определены в том числе и такие аспекты их реализации, как электрический протокол, программная модель, порядок тестирования на совместимость и т.п. В основе протокола UCIe 1.0 лежат отраслевые стандарты PCI Express и Compute Express Link.

Таким образом ведущие разработчики и производители полупроводников объединились для формирования единой экосистемы для создания сложных микросхем, которые, как предполагается, в будущем в большинстве своём будут иметь многочиплетную конструкцию. Следование спецификации UCIe 1.0 позволит свободно проектировать комбинированные решения, составленные из чиплетов различных разработчиков, произведённые на различных полупроводниковых заводах по разным техпроцессам.


Спецификация UСIe 1.0 учитывает существование различных упаковкок чиплетов — как стандартной 2D, так и более продвинутой 2,5D (с использованием соединительных чипов-мостиков). Очевидно что в будущем спецификация расширится и на полноценные 3D-чиплеты.



Использование на логическом уровне распространённых протоколов PCIe и CXL позволяет разработчикам получить гибкие и совместимые соединения с высокой пропускной способностью и низкой латентностью, которые по параметрам быстродействия подойдут в том числе и для работы с памятью и I/O-блоками. Также спецификация UCIe предполагает возможности подключения устройств за пределами микросхем, что позволяет организовать электрические и оптические связи со внешними компонентами.


Спецификацией UCIe 1.0 определяется скорость межчиплетной передачи данных (от 4 до 32 млрд транзакций в секунду), латентность (менее 2 нс), ширина шины (от 16 до 64 бит в зависимости от упаковки), плотность контактных соединений (расстояние между контактами от 25 до 130 мкм) и длина соединительных проводников (до 25 мм). Естественно, что 2,5D-чиплеты при этом имеют более высокие показатели производительности, однако требуют более коротких проводников. В целом для 2D-чиплетов предельная пропускная способность соединения ограничивается величиной 125 Гбайт/с на мм2, в то время как для 2,5D-чиплеты могут иметь соединения с пропускной способностью до 1350 Гбайт/с на мм2 площади кристалла.

Стоит напомнить, что компания Intel ранее уже предлагала открытый стандарт для соединения чиплетов — Advanced Interconnect Bus (AIB) — он до сих пор используется совместно с технологией EMIB. Но с UCIe 1.0 он несовместим. Вместо него консорциум решил пользоваться более массовыми вариантами PCIe и CXL, поэтому впоследствии Intel сменит свою реализацию межчиплетных соединений — компания подтвердила, что готова на это.

Консорциум UCIe открыт и для других, не вошедших в него на данный момент, компаний. Таким образом Nvidia, которой нет среди учредителей UСIe, сможет присоединиться к консорциуму позднее.

Источники:
https://3dnews.ru/1061226/amd-intel-i-tsmc-dogovorilis-o-edinom-standarte-soedineniya-chipletov
https://www.anandtech.com
-------------------------------------------

примечание копипаст0ра:

России следует жёстко раз и навсегда отказаться от зарубежных стандартов
иначе мы так и будем 30 тележкой в 20 поезде

России следует вообще забыть фразу:
копирование зарубежной микроэлектроники


именно это "копирование" убило микроэлектронику в СССР ,
прада до этого были уничтожены науки "Логика" и "Кибернетика"...
но это другая история

"полностью" игнорировать ихние стандарты
мир вступил в фазу тотального разделения (экономик, производств, социальных сфер.... всего)